美国的芯片工艺反超或落空,高通证明台积电2纳米工艺如期推进

柏铭007
关注

据外媒报道指高通已要求台积电和三星提供2纳米工艺样板,预计在2025年同时给这两家芯片代工企业的2纳米工艺下单,这意味着台积电的2纳米工艺能如期在2025年量产,对美国的芯片产业计划无疑是一大打击。

美国芯片龙头Intel在2014年之前一直都引领着全球芯片工艺的发展,而台积电、三星等在那时候一直跟着Intel吃屁,不过Intel也是在2014年量产14纳米工艺之后就陷入停滞,芯片工艺研发连续5年无法取得进展。

台积电和三星此后却一直保持着1-2年时间升级一次芯片制造工艺,到了7纳米工艺之后终于实现了对Intel的反超,而Intel那时候才量产10纳米工艺,在芯片工艺方面的落后直接导致美国芯片对台积电的依赖性加大,美国芯片大多都将芯片交给台积电代工。

这几年美国迫使台积电和三星赴美设厂,被认为是美国试图获取他们的芯片技术机密,进而帮助Intel等美国芯片企业重新掌控芯片技术的领先优势,到了今年美国的做法已经越发明显了,这让台积电和三星颇为不安。

据悉全球最大的光刻机企业ASML预计今年量产10台2纳米光刻机,其中有6台已确定给Intel,美国希望通过将最多的2纳米光刻机交给Intel,帮助Intel加速在2025年量产2纳米工艺,这让业界担忧台积电可能会在2纳米工艺方面落后。

如今高通给出的消息意味着台积电已在推进2纳米工艺,甚至已具备制造样板的能力,这意味着台积电当前的2纳米工艺已取得了重大进展,这也将确保台积电继续保持芯片制造工艺领先优势。

台积电能如此确保先进工艺的进展显然并非完全是靠光刻机等先进设备,这点当年在7纳米工艺上就有所体现,当时业界都认为需要用到第一代EUV光刻机才能量产7纳米工艺,而台积电硬是用原有的DUV光刻机量产了7纳米工艺。

与此同时,三星却是最先采用了EUV光刻机量产7纳米工艺,但是三星却遭遇了良率问题以及芯片工艺技术水平未能达到预期,最终多数芯片企业采用了台积电的7纳米工艺;如今在3纳米工艺上,三星也是激进地引入了GAA技术,再次导致3纳米工艺良率低至两成,台积电则保守地在3纳米工艺上继续采用FinFET技术而取得了55%的良率。

如此或许能理解台积电如今继续以第一代EUV光刻机研发2纳米工艺的考虑,2纳米EUV光刻机或许也存在一些技术问题,台积电坐视Intel抢到最多的2纳米EUV光刻机,或许也看着Intel先尝试这一代EUV光刻机的技术,等看清技术问题后再引进生产2纳米,如此即使台积电第一代2纳米工艺技术水平不够优秀但是在良率方面有足够竞争力就能确保技术优势。

经历了3纳米良率偏低的教训,以及此前7纳米以及GAA技术的困难,台积电可能更趋于保守了,不愿过于冒进地采用先进技术,而优先考虑良率问题,摸清各种技术难题再全面引进多种新技术,最终成为最后的赢家。

       原文标题 : 美国的芯片工艺反超或落空,高通证明台积电2纳米工艺如期推进

声明: 本文由入驻OFweek维科号的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。
侵权投诉

下载OFweek,一手掌握高科技全行业资讯

还不是OFweek会员,马上注册
打开app,查看更多精彩资讯 >
  • 长按识别二维码
  • 进入OFweek阅读全文
长按图片进行保存